PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-134939

(43)Date of publication of application: 18.06.1987

(51)Int.CI.

H01L 21/60 H01L 27/13

(21)Application number: 60-275633

(71)Applicant:

SONY CORP

(22)Date of filing:

06.12.1985

(72)Inventor:


HAKUTA TATSUO


(54) HYBRID INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To enable the components to be mounted in a high density without hindering the miniaturization of a chiplike circuit components by connecting, by wire bonding, electrodes of the components with those of a circuit substrate.

CONSTITUTION: A hybrid integrated circuit is composed of a mother board 10 ad a hybrid substrate 11, the board 10 is composed of a normal organic material substrate, the substrate 1 having a high insulation is secured by bonding onto the substrate, and bare chip components 12 and bare chip ICs 13 are mounted on the substrate 11. Electrodes 16 of the components 12 and the ICs 13 for forming the hybrid integrated circuit are connected via bonding wirings 15 with electrodes 17 made of conductive patterns of the board 10. When a predetermined circuit is formed, a function test is executed to confirm that a predetermined circuit operation is achieved or not. The integrated circuit is covered with an inner coating 18 with synthetic resin after the test, and further covered with an overcoating 19 with synthetic resin.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本 国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-134939

@Int,Cl,4

4

識別記号

庁内整理番号

❸公開 昭和62年(1987)6月18日

H 01 L 21/60 27/13

6732-5F 6655-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 混成集積回路

②特 願 昭60-275633

愈出 頭 昭60(1985)12月6日

⑫発 明 者 伯 田 達 夫 ⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

②代理人 弁理士松村 修

明知知数

1. 発明の名称 混成集積回路

2、特許請求の範囲

回路建板上にチップ状の回路部品をマウントして所定の回路を形成するようにしたものにおいて、 前記チップ状の回路部品の電極をワイヤボンディングによって回路基板の配板と接続するようにしたことを特徴とする混成築機固路。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は混成集積回路に係り、特に回路基板上にチップ状の回路部品をマウントして所定の回路を形成するようにした混成集積回路に関する。

【発明の概要】

本発明は、混成災後回路を構成するチップ状の

回路部品の電板をワイヤボンディングによって回路基板の電極と接続するようにしたものであって、 これによって部品の小型化に対応するとともに、 高密度の実装を可能としたものである。

【従来の技術】

各種の電子回路を形成するために、
従来なり間路が用いられている。
従来の現場が用いられてされる。
従来の現場であるようになかっている。
は例えば第3図に示されるようにの部品とはがあるというの回路の
はれていた。
をおいまるといいにはいる。
なりのではないにはいる。
なりのではないにはいる。
なりのではないにはいる。
なりのではないにはいるのではないにはいる。
なりのはないにはいる。
なりのはないにはいるのはないにはないにはないにはいた。

【発明が解決しようとする問題点】

このような従来の混成集積回路の欠点は、ハイフリッド基板1にマウントされるチップ状部品2やモールド!C3の小型化に伴い、半田付けの信頼性が低下することであって、これによって部品2、3の小型化が妨げられるという欠点があった。また部品2、3の電極と接続される電極4をハイフリッド基板1上に形成しなければならず、このためにハイブリッド基板1上に部品2、3を高密度に実装することができなかった。

本発明はこのような問題点に指みてなされたものであって、部品の小型化を妨けることなく、しかも高密度実装が可能な混成集積回路を提供することを目的とするものである。

『問題点を解決するための手段』

本発明は、回路基板に上にチップ状の回路部品をマウントして所定の回路を形成するようにしたしのにおいて、前記チップ状の回路部品の電極をリイヤボンディングによって回路基板の密極と接続するようにしたものである。なおここでチップ

ている。すなわちこれらの部品12、13はともにモールドの外装体を備えておらず、回路素子それ自体から構成されている。そしてこれらの部品12、13は、第2回に示すように、接着削14によってハイブリッド基板11の表面に固定されるようになっている。

このような混成集積回路は、半田を用いること

状の回路部品はチップ「Cをも含むものである。

【作用】

従って本発明によれば、半田付けを必要とせずにチップ状の回路部品を回路基板の俗値と接続することが可能になり、これによって部品の小型化を達成することができるとともに、高裕度実装が可能になる。

【実施例】

以下本発明を図示の一実施例につき説明する。 第1図および第2図は本発明の一実施例に係る混 成集積回路を示すものであって、この集積回路があって、この集積回路があって、この集積を が増えたいる。マザーボード10は活動を 材料基板によって構成されており、この基板に 材料基板によって構成されており、この基板に ない絶縁性を有するハイブリッド基板11を 高いもな性を有するハイブリッド基板11を 高いようにはペアチップ部品12や ペアチップ1C13がマウントされるよう

なく、電子回路を形成する点に大きな特徴を有している。すなわちICのオペレート電流が次品12、小さくなる傾向にあり、これによって部品12、13がワイヤの路をありない。そのようなのは10の密極17と接続性イングによっているために、半田付けの信頼性によって部品の小型化を妨げることがなくなる。

特開昭62-134939(3)

うな混成集積回路は、上述の如くその生産の工程 が少ないために、コストを低減することが可能に なる。

【た明の効果】

以上のように木発明は、チップ状の回路部品の電極をワイヤボンディングによって回路越版の電極と接続するようにしたものである。従って本籍明によれば、半田付けの信頼性によって部品の小型化が妨けられることがなくなり、より小型の部品を用いることが可能になる。さらにワイヤボンディングによってチップ用の回路部品の接続を行なうようにしているために、高密度実践が可能になって回路の小型化が達成されることになる。

4. 図面の簡単な説明

第1図は木発明の一実施例に係る混成集積回路 を示す外収図、第2図は周取断面図、第3図は従来の混成集積回路の分解斜視図である。 なお図面に用いた符号において、

10 . . . マザーボード

11・・・ハイブリッド 抵板

12・・・ペアチップ部品

13・・・ペアチップ [C


15・・・ポンディング用ワイヤ


16 · · · 電板


17・・・電極(導電パターン)

である.

代理人 松 村 修







第 3 図 従来の混成集積回路(分解状態)